Napíšeme modul testbench a spustíme simuláciu v prostredí ModelSim od spoločnosti Altera.
Nevyhnutné
- - počítač;
- - nainštalované vývojové prostredie Quartus II + ModelSim.
Inštrukcie
Krok 1
Prvým krokom je zabezpečiť, aby bola cesta k nástroju ModelSim zadaná vo vývojovom prostredí Quartus II. Ak to chcete urobiť, otvorte ponuku Nástroje -> Možnosti. V možnostiach prejdite na Všeobecné -> Možnosti nástroja EDA. Nájdeme pole ModelSim-Altera a do neho napíšeme C: / altera / 13.0sp1 / modelsim_ase / win32aloem alebo kliknutím na tlačidlo s tromi bodkami vyhľadáme tento adresár na našom počítači. Prirodzene, pre verziu Quartus inú ako tú moju budete mať vlastnú cestu k adresáru „win32aloem“.
Krok 2
Máte projekt pre FPGA v Quartuse II. Ako písať testy alebo testovacie lavičky (testbench) - toto je téma pre samostatný článok. Zatiaľ predpokladajme, že váš testbench už bol napísaný. Teraz musíte vývojovému prostrediu povedať, ktorý test chcete pri simulácii použiť. Ak to chcete urobiť, otvorte nastavenia prostredníctvom ponuky Priradenia -> Nastavenia … V okne, ktoré sa otvorí, v sekcii Nastavenia nástroja EDA -> Simulácia kliknite na tlačidlo Testovacie stolíky … Tu mimochodom môžete nastaviť niekoľko testov a pri zostavovaní projektu prepnite na požadovaný.
Krok 3
Otvorilo sa okno na úpravu testov. Zatiaľ sme nevytvorili žiadne testovacie zariadenia, takže zoznam je prázdny. Kliknite na tlačidlo Nové … V okne, ktoré sa otvorí, musíte vykonať nastavenie testu.
Naľavo od poľa kliknite na tlačidlo s tromi bodkami. Vyberte súbor s kódom testbench a kliknite na Otvoriť. Teraz kliknite na tlačidlo Pridať. Test sa objavil v zozname testov.
Potom v poli nastavte názov modulu najvyššej úrovne, ktorý je definovaný vo vašom testovacom stole. Do poľa môžete zadať ľubovoľný názov, ktorý sa predvolene vytvorí automaticky rovnako ako názov modulu.
To je všetko, nastavili sme základné nastavenia testu. Dvakrát kliknite na OK. Teraz sa náš test objavil v rozbaľovacom zozname testovacích staníc. Znova kliknite na OK.
Krok 4
Ak ste syntézu projektu ešte neurobili, je čas to urobiť. V ponuke vyberte položku Spracovanie -> Štart -> Spustiť analýzu a syntézu alebo stlačte kombináciu klávesov Ctrl + K alebo jednoducho kliknite na príslušnú ikonu v hornom paneli.
Krok 5
Môže sa spustiť simulácia. Vyberte Nástroje -> Spustiť simulačný nástroj -> RTL simulácia z ponuky (1) alebo kliknite na ikonu RTL Simulácia v hornom paneli (2).
Krok 6
Spustí sa nástroj ModelSim, ktorý vykoná všetky pokyny napísané vo vašom testovacom stole a zastaví sa (ak ste to v testovacom kóde výslovne označili smernicou $ stop). Na obrazovke sa zobrazia diagramy úrovní vstupných a výstupných signálov FPGA, ktoré ste opísali vo svojom projekte.
